（原标题：铜互连，挺进1nm）
公众号记得加星标??，第一时间看推送不会错过。
在最近于日本举行的超大规模集成电路技术与电路研讨会上，应用材料公司发表了一篇论文，描述了一种扩展 2nm 及以上工艺节点的先进逻辑芯片铜互连的方法。
应用材料公司开发了一种铜互连工艺流程，该流程利用了各种设备和材料，包括新的Low k电介质线和钌钴（RuCo）衬里技术。在论文中，应用材料公司通过开发基于2纳米节点最新晶体管技术的AI加速器测试芯片，证明了该工艺的可行性。
诚然，这是一个涉及多个方面的复杂过程。简单来说，一个先进的逻辑芯片包含数十亿个被称为晶体管的微型结构。晶体管是芯片的关键组成部分，用于切换器件中的电信号。
在同一块先进的芯片中，微型晶体管通过复杂的铜布线方案相互电连接。这种布线方案称为铜互连，是芯片的重要组成部分。
但近年来，芯片制造商在铜互连方面遇到了一些挑战和问题。基本上，铜互连中的细线在每个节点上变得更小、更紧凑，从而可能在这种复杂的布线方案中产生电阻和其他问题。这会影响芯片的性能和可靠性。
预计在2纳米及以后的工艺节点，这些挑战将会加剧。为了解决这些问题和其他问题，应用材料公司的新工艺为开发用于2纳米及以后先进芯片的复杂铜互连技术铺平了道路。应用材料公司逻辑和内存工艺集成总监Gaurav Thareja在论文中表示：“我们迫切需要工艺创新，以便在不影响可靠性和良率的情况下降低电阻和电容。” 其他研究人员也参与了这项研究。
带有铜互连的晶体管。晶体管位于结构底部（FEOL）。铜互连（橙色）形成于晶体管顶部（BEOL）。铜互连有多层级
基础知识
几乎所有系统，例如家用电器、汽车、电脑、游戏机、GPS 设备、医疗设备、电视、智能手机和其他产品，都由芯片驱动。许多系统都包含大量芯片。例如，一辆汽车就包含 1,000 到 3,000 个不同的芯片。
简单来说，半导体（或芯片）包含复杂的电子电路，使其能够在系统中执行特定功能。芯片是在被称为晶圆厂的大型工厂中制造的。
半导体行业生产各种不同类型的芯片。例如，处理器用于驱动个人电脑和智能手机。GPU 是驱动游戏机、个人电脑和手机图形的芯片。GPU 还用于加速计算机中的人工智能算法。内存芯片用于存储数据。此外，还有许多其他类型的芯片。
一般来说，先进的逻辑芯片包含几个关键部件或组件，包括晶体管、互连线和触点。晶体管用于放大或切换芯片中的电信号。芯片制造商（例如英特尔、三星、台积电等）在晶圆厂的同一区域生产晶体管和其他组件，这被称为前段制程 (FEOL)。
每个先进的芯片都由数十亿个微型晶体管组成。你需要将芯片中的晶体管进行电连接。否则，芯片可能无法正常工作，甚至可能导致系统故障。
为了连接晶体管，芯片制造商会在晶体管上方制作复杂的铜布线方案。这种布线方案称为铜互连，用于将芯片中的晶体管进行电气连接。一个芯片可能有多层铜互连。
在实际操作中，互连线负责芯片内部的电源分配和电信号的传输。铜互连线是在晶圆厂的另一部分——后端制程 (BEOL) 制造的。
然后，在晶圆厂，芯片制造商还会制造中间层 (MOL)。该层由大量微小的接触结构组成，用于电连接独立的晶体管和铜互连结构。此外，未来的先进芯片还可能集成背面供电网络 (PSN) 模块。该模块将在芯片背面布线电源线。
早期晶体管和互连
为了了解半导体技术的未来发展，回顾并研究晶体管和互连线的演变历程是一个好主意。现代半导体行业可以追溯到1947年，贝尔实验室发明了晶体管。随后，在1958年和1959年，德州仪器和仙童半导体公司共同发明了集成电路（IC）。集成电路将晶体管和其他元件集成在同一芯片上。
1959年，仙童公司的Jean Hoerni发明了平面工艺，据计算机历史博物馆记载，该工艺“通过创建一个由绝缘二氧化硅层保护的平面结构，提高了晶体管的可靠性”。在此基础上，仙童公司的Robert Noyce设计了一种使用铝互连线在器件顶部连接晶体管和其他组件的方法。由此，Noyce发明了单片集成电路（单片集成电路）。（Noyce还于1968年与他人共同创立了英特尔。）
与此同时，从20世纪60年代开始，金属氧化物半导体场效应晶体管（MOSFET）逐渐成为数字电路中常见的晶体管类型。早期的器件中也使用了铝互连线。
如今，许多芯片仍在使用 MOSFET。MOSFET 是一种平面结构，由源极、栅极和漏极组成。英特尔表示：“源极和漏极之间的区域称为‘沟道’，由顶部的‘栅极’控制。” “当栅极关闭时，电流无法从源极流向漏极。通过在栅极上施加电压来吸引沟道中的相应电荷，栅极就会导通。这样就完成了源极和漏极之间的连接，从而允许电流流动。”
晶体管可以组合起来形成逻辑门。逻辑门组合起来，可以创建更复杂的电路。
铝铜互连
时间飞快。1981年，IBM 推出了 5150 个人电脑，这是一款彻底改变了桌面计算的系统。该系统并非世界上第一台个人电脑。但 IBM 开发了一个开放式架构的系统，使企业能够开发与 IBM 兼容的个人电脑或克隆产品。
IBM 的个人电脑搭载的是英特尔 1979 年推出的 8088 微处理器。英特尔基于 x86 架构的 8088 处理器采用 3 微米工艺制造，包含 29,000 个晶体管。当时，芯片中使用铝互连线。
英特尔的 8088 并非该公司的第一款微处理器，但它为当时刚刚起步的 PC 行业开创了基于 x86 架构的架构。从某些方面来看，这款处理器还推动了半导体行业的晶体管微缩竞赛。
几年前，英特尔联合创始人戈登·摩尔发表了他著名的论文，预测集成电路上晶体管的数量将每年翻一番。1975年，摩尔将这一预测修改为每两年翻一番。
这一观察结果被称为摩尔定律，后来成为半导体行业的指导原则。遵循这一理念，英特尔和其他芯片制造商在20世纪70年代开始竞相推出一种新的、更先进的制造工艺，大约每24个月推出一次。制造工艺包括在晶圆厂生产芯片的步骤和配方。
最终，在每个新的工艺节点上，芯片制造商的目标都是（现在依然如此）将晶体管的特定特征尺寸缩小（或称缩放）0.7倍。通过缩小晶体管尺寸，可以在同一芯片上塞入更多晶体管。芯片制造商还扩大了互连尺寸。这反过来又使芯片能够不断更新、速度更快、功能更丰富的芯片。
得益于晶体管/互连技术的微缩，英特尔在每个新的工艺节点上都开发出了更新、更快的 x86 微处理器。这使得更新、更快的 PC 能够以更低的价格面市。PC 市场因此蓬勃发展。其他芯片市场也纷纷效仿。
然而，到了 20 世纪 90 年代中期，半导体行业遇到了瓶颈。晶体管的微缩发展势头强劲，但铝基互连技术却已接近极限。为此，IBM 开发了一种新的解决方案：铜基互连技术。据 IBM 称，铜线的导电电阻比铝线低 40%，这使得微处理器的速度提高了 15%。
1998年，IBM推出PowerPC 740/750微处理器，该微处理器基于0.20μm工艺，集成了635万个晶体管，并率先采用铜互连技术。
当时，IBM 还开发了一种新的制造工艺，实现了芯片中的铜互连。这项名为双大马士革工艺的技术成为了开发芯片中铜互连的标准方法。双大马士革工艺至今仍在使用。
双大马士革工艺在晶圆厂的BEOL（后段工艺）部分进行。其目标是在晶体管顶部开发多层铜互连。在该工艺的第一步中，芯片制造商在互连结构的第一层沉积介电材料。然后，芯片制造商将使用蚀刻设备在介电材料中形成沟槽和通孔。
此后，芯片制造商会在通孔和沟槽的侧壁上沉积一层薄的阻挡层材料。然后，在阻挡层材料上沉积一层衬里材料。最初，薄阻挡层由氮化钽 (TaN) 材料构成，而衬里则采用钽 (Ta) 材料。
然后，在沟槽和通孔中沉积一层铜材料。阻挡/衬里材料可防止铜扩散到介电材料中。
这个过程重复多次。因此，芯片由多层铜互连线构成。这些互连线将各层连接起来。当然，这些互连线也与晶体管进行电连接。
铜双镶嵌制造工艺。（a）通孔图案化。（b）通孔和沟槽图案化。（c）阻挡层沉积和铜种子沉积。（d）铜电镀和化学机械抛光去除多余铜层。（e）覆盖层沉积
平面晶体管到 FinFET 和钴
直到2010年代，芯片制造商仍在不断缩小晶体管尺寸，并改进铜互连技术，从而催生出新的芯片。然而，到了2010年代，平面晶体管在20纳米工艺节点达到了物理极限。根据科技网站WikiChip的数据，20纳米工艺的接触栅极间距（CPP）为90纳米。CPP是两个相邻栅极触点中心之间的水平距离。
平面晶体管仍用于20纳米及以上节点的芯片（即28纳米、40纳米、65纳米等）。但当时业界需要一种新的晶体管类型来制造20纳米以上的高性能芯片。
2011年，英特尔在22纳米节点上推出了一种名为finFET的新型晶体管。后来，GlobalFoundries、三星和台积电在16纳米/14纳米节点上转向了finFET。与二维结构的平面晶体管不同，finFET是一种类似三维的器件。finFET能够以更低的功耗实现更快的芯片速度。
虽然 finFET 解决了一个主要问题，但芯片制造商在 20nm 节点面临着另一个挑战——铜互连线正在成为芯片速度的瓶颈。当时，一个尖端芯片由 9 到 13 层铜互连线组成。在每个节点上，铜线的宽度都会变窄。互连线也变得更加复杂和紧凑。
因此，微小的铜互连线过去（现在仍然）面临着诸多挑战，其中包括所谓的电阻电容 (RC) 延迟。RC 延迟会导致芯片速度下降。
Lam Research 在一篇博客中指出：“材料的电阻 (R) 描述了电流通过该材料特定横截面的难度。在‘C’侧，电容取决于金属线周围的绝缘介电材料及其之间的距离。较高的电容会减慢电子的速度，并可能产生不必要的串扰。”
幸运的是，这里有一个解决方案。在2013年左右的16nm/14nm工艺节点上，芯片制造商继续使用双大马士革工艺的铜互连。
但总体而言，芯片制造商已将铜互连线的衬里材料从钽 (Ta) 转向钴 (Co)。氮化钽 (TaN) 仍用于阻挡层。该解决方案有效。钴是一种低电阻率材料，并且与铜的粘附性良好。钴衬里可以增加窄互连线中铜的间隙填充窗口。
FinFET 以及铜互连中的新材料，使业界能够开发出低至 3 纳米节点的先进芯片。例如，苹果最新的 iPhone 芯片就是一款 3 纳米器件，集成了 200 亿个晶体管。通常，3 纳米节点由 48 纳米 CPP 组成。
这些创新并不能解决所有问题。近年来，在最新节点上制造芯片变得越来越困难，成本也越来越高。而且，每个节点的性价比优势都在下降。
FinFET 到采用 RuCo 的 GAA
尽管如此，主流的finFET晶体管在3nm节点之后将失去动力。因此，从2025年下半年的2nm节点开始，英特尔和台积电预计将基于一种名为“全栅环栅”（GAA）的新型晶体管类型来量产芯片。有些人称之为纳米片（nanosheet）或带状场效应晶体管（ribbon FET）。
2022年，三星开始出货基于3纳米节点纳米片的芯片。三星目前还在开发2纳米纳米片技术。
纳米片的性能优于鳍式场效应晶体管 (finFET)，但在晶圆厂制造也更困难、成本更高。此外，2 纳米及以上节点的互连也面临一些新的挑战。
先进的逻辑芯片可以集成数十亿个晶体管，金属层超过18层。最小的金属线宽度约为13纳米。据应用材料公司称，一块尖端芯片的铜互连线路长度可能达到60英里甚至更长。
随着行业规模缩小至 2 纳米及以下，介电材料变得更薄。因此，芯片的机械性能会下降。此外，RC 延迟问题也难以解决。
为了解决这个问题，应用材料公司开发了适用于 2nm 及以上节点的 BEOL 互连工艺。在应用材料公司的工艺中，铜仍然是导电材料，并且仍然采用双大马士革工艺。“在可预见的未来，我们看到对扩展双大马士革工艺的新技术的需求，”应用材料公司的 Thareja 表示。
但在2纳米及以后的节点，铜互连工艺需要新的设备和材料。在某些情况下，例如，钌和钴的二元金属组合（RuCo）将用作衬里材料。氮化钽（TaN）仍用于阻挡层。
Thareja 表示：“TaN 阻挡层持续延伸，很大程度上得益于突破性技术。（就衬层而言），钴在当今最先进的节点仍在使用。对于最细的走线，钴和钌钴 (RuCo) 都会使用，具体取决于金属层。所有领先的逻辑芯片制造商都已在 2nm 节点采用钌钴 (RuCo)。”
钌钴 (RuCo) 材料可将衬里厚度减少 33%，至 20 埃。RuCo 还能提供更佳的表面性能，以实现无空洞铜回流。据应用材料公司称，RuCo 可将电阻降低高达 25%，从而提高芯片性能和功耗。
在一颗 2 纳米测试芯片中，应用材料公司的工艺以及 RuCo 衬垫和新型低 k 电介质，使性能较标准工艺流程提升了 2.5%。2.5% 的提升听起来不多，但随着时间的推移，它会逐渐显现。
铜互连，采用 RuCo 衬垫和 TaN 阻挡层
应用材料公司的铜互连工艺流程如下：
1.介电沉积
在晶圆厂，芯片在 300 毫米晶圆上制造。然后，需要在芯片顶部形成铜互连结构。第一步是在互连结构的第一层沉积低 k 介电材料。为此，应用材料公司开发了一种新型增强型 Black Diamond 低 k 介电材料。这种新材料降低了最低 k 值，同时提高了材料的机械强度。
2.金属填充
然后，晶圆被传送至应用材料公司的集成材料解决方案 (IMS) 系统，该系统将六种不同的技术整合在一个高真空单元中。该系统在同一单元内执行铜布线工艺流程。RuCo 衬垫在此工艺中形成。
CuBS铜布线流程
3.退火
退火过程在不同的系统中进行。
4.CMP
然后，使用 CMP 工具进行化学机械平坦化 (CMP) 工艺。目标是平坦化铜、衬层、阻挡层和低 k 覆盖层。
5.金属盖
该结构上形成了一个金属盖。
6.BEOL可靠性
最后，执行几个可靠性步骤。
BSPDN 怎么样？
传统上，BEOL 铜互连结构负责处理信号和电源线功能。该结构位于晶圆正面。然而，在先进节点，RC 延迟和 IR 功率下降仍然是一个问题。
有一个解决方案：背面供电网络 (BSPDN)。在 2nm 及以后的节点，部分（但并非所有）芯片将集成 BSPDN。在 BSPDN 中，信号线和电源线功能被分为两部分。
在 BSPDN 技术中，器件背面制造了一种新的类似互连的结构。BSPDN 将电源线穿过器件背面。同时，正面保留了传统的 BEOL 互连结构。但该结构仅用于器件内部的信号布线。
Applied 公司的 Thareja 表示：“最先进节点的布线主要有两种创新路径：1）将电源线移至晶圆背面，以降低功耗并提高逻辑密度 (BSPD)；2）利用材料工程延伸晶圆正面的铜线，以降低电阻并提高每瓦性能。”
“我们的（VLSI）论文重点关注后者，”Thareja 说道。“BSPD 方案在晶圆的两侧都有一个 BEOL 金属堆栈。信号线位于晶圆的正面。这些线将是最细的，可以充分利用 RuCo 等最先进的技术。晶圆的背面将容纳一堆用于电力传输的线。这些线将更粗，不需要最新的微缩技术。”
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4093期内容，欢迎关注。
加星标??第一时间看推送，小号防走丢
求推荐
盛多网提示：文章来自网络，不代表本站观点。
